



Часть восьмая



ПЛИС МОЖЕТ ВСЁ

В каком качестве и когда нелогично использовать ПЛИС

- ПЛИС как источник тактового сигнала (особенно для быстрых многобитных АЦП)



- Если может справиться контроллер, (часто) лучше использовать его – редкие вычисления сложных функций, алгоритмы сортировки...





Часть девятая


ИСТОРИЯ О СТАРОМ ПРОЕКТЕ, КОТОРЫЙ НУЖНО БЫЛО ВОССТАНОВИТЬ

Завязка байки

- Есть старый проект, написанный неопытными разработчиками и переживший **много** редакций
- Видим провалы по setup, проваливаются пути **внутри IP Core Altera DCFIFO (!)**
- Провал в переносе между **асинхронными** клоковыми доменами 25 МГц и 60 МГц

Slack	From Node	To Node
-3.691	Sdram_Control_4Port.u7 Sdram_FL..._a4o1:auto_generated rdptr_g[0]	Sdram_Control_4Port.u7 Sdram_FL..._a4o1:auto_generated rdptr_g[0]
-3.683	Sdram_Control_4Port.u7 Sdram_FL..._a4o1:auto_generated rdptr_g[0]	Sdram_Control_4Port.u7 Sdram_FL..._a4o1:auto_generated rdptr_g[0]
-3.683	Sdram_Control_4Port.u7 Sdram_FL..._a4o1:auto_generated rdptr_g[4]	Sdram_Control_4Port.u7 Sdram_FL..._a4o1:auto_generated rdptr_g[4]
-3.680	Sdram_Control_4Port.u7 Sdram_FL..._a4o1:auto_generated rdptr_g[4]	Sdram_Control_4Port.u7 Sdram_FL..._a4o1:auto_generated rdptr_g[4]
-3.676	Sdram_Control_4Port.u7 Sdram_FL..._a4o1:auto_generated rdptr_g[9]	Sdram_Control_4Port.u7 Sdram_FL..._a4o1:auto_generated rdptr_g[9]
-3.675	Sdram_Control_4Port.u7 Sdram_FL..._a4o1:auto_generated rdptr_g[5]	Sdram_Control_4Port.u7 Sdram_FL..._a4o1:auto_generated rdptr_g[5]

- DCFIFO, слово 16 бит, все настройки установлены корректно для работы с **асинхронными** клоками



How wide should the FIFO be?

Use a different output width and set to

How deep should the FIFO be?

Note: You could enter arbitrary values for width

Do you want a common clock for reading and writing the FIFO?

- Yes, synchronize both reading and writing to 'clock'. Create one set of full/empty control signals.
- No, **synchronize reading and writing to 'rdclk' and 'wrclk', respectively**. Create a set of full/empty control signals for each clock.

Are the FIFO clocks synchronized?


- No, the **clocks are not synchronized**, add latency to handle unrelated clocks. (Note: The last three words of the FIFO may not be available for writing because of the synchronization pipelines between the two clock domains.)
- Yes, the clocks are synchronized, do not add clock synchronization latency. (Note: Clocks must be synchronized and must be integer multiples of each other.)

Немного о CDC – базовые вещи

МЕТОДОЛОГИЯ

1. Определяем свой случай (разная частота, полностью асинхронные домены и т.д.)
2. Реализуем нужную схему синхронизации
3. Прописываем констрейты
4. Проверяем правильность действий в разделе Report Clock Interaction / CDC Viewer
5. Проверяем корректность работы на реальной плате

Class	$\Delta\phi$	Δf	Synchronizer
Synchronous	0	0	None
Mesochronous	ϕ_c	0	Phase compensation
Multi-synchronous	drifts	0	Adaptive phase compensation
Plesiochronous	Varies	$f_d < \varepsilon$	Adaptive phase compensation
Periodic		$f_d > \varepsilon$	Predictive
Asynchronous			Two-Flop



Асинхронный CDC на основе FIFO

Виды CDC clock groups





Figure 2-22 *Mutually-exclusive clocks.*

Асинхронные клоковые группы
(Asynchronous Clock Domain Crossings)


Physically Exclusive Clock Groups

Physically exclusive clocks are clocks that are defined on the same source point and propagate on the same clock tree. Figure 2-29 shows an example where two primary clocks are defined on the same input port.



Logically Exclusive Clock Groups with no Interaction

Logically exclusive clocks are clocks that are defined on different source points but share part of their clock tree due to a multiplexer or other combinational logic. The Timing Constraints wizard identifies such clocks and recommends a clock groups constraint directly on them when they do not have timing paths between each other except for the logic connected to their shared clock tree. Figure 2-31 shows an example of two clocks, clkA and clkB, which are defined on different input ports and start overlapping on the output of a BUFGMUX.



Особенности у Xilinx / Altera

❖ Вместо `set_false_path` : `set_max_delay –datapath_only`

(В этом случае `set_false_path` убираем, т.к. он имеет больший приоритет и аннулирует `set_max_delay`!)

❖ Другие варианты – `set_clock_groups`, `set_max_skew`, `set_data_delay` (Altera)

❖ Атрибут `ASYNC_REG (XILINX)` – `assignment Synchronizer_Identification` (Altera)

❖ Наличие инструментов – `Report Clock Interaction` и `Report CDC` в Xilinx

❖ `CDC Viewer` у Altera только в Pro версии

❖ У Xilinx нет расчёта `settling time`, `MTBF` кроме `Ultrascale`

Расследование

- Altera позаботилась* о том, чтобы Timing Analyzer не ругался на асинхронность DCFIFO: Автоматически устанавливаются **set_false_path** (их можно увидеть в выдаче Report SDC)

	SDC Command	Flags	From Flags	From	Through	To Flags	To	Location
1	set_false_path		-from	[get_keepers {*rdptr_g*}]		-to	[get_keepers {*ws_dgrp dffpipe_se9:dffpipe8 dff69a*}]	HDL-embedded SDC_STATEMENT
2	set_false_path		-from	[get_keepers {*delayed_wrptr_g*}]		-to	[get_keepers {*rs_dgwp dffpipe_re9:dffpipe5 dff66a*}]	HDL-embedded SDC_STATEMENT

- Пути не перегружены – clock и data path 8,236 нс, приемлемо для наших частот

Total	Incr	RF	Type	Fanout	Location
500060.000	500060.000				launch edge time
> 500063.215	3.215				clock path
> 500068.236	5.021				data path

- В схеме также нет криминала





Схема тактирования

- Смотрим на источники тактовых сигналов запускающего и защелкивающего триггеров
- Смотрим на источники сигнала на CLKCTRL - видим оба наших блока - один с PLL, второй с пина



Data Arrival Path							
	Total	Incr	RF	Type	Fanout	Location	
1	500060.000	500060.000					launch edge time
2	500063.358	3.358					clock path
1	500060.000	0.000					source latency
2	500060.000	0.000			1	PIN_R8	CLOCK_50
3	500060.000	0.000	RR	IC	1	IOIBUF_X27_Y0_N22	CLOCK_50~input i
4	500060.479	0.479	RR	CELL	3	IOIBUF_X27_Y0_N22	CLOCK_50~input o
5	500062.357	1.878	RR	IC	1	PLL_4	u8 altpll_component a
6	500056.821	-5.536	RR	COMP	3	PLL_4	u8 altpll_component a
7	500056.821	0.000	RR	CELL	1	PLL_4	u8 altpll_component a
8	500058.699	1.878	FF	IC	1	CLKCTRL_G19	u8 altpll_component a
9	500058.699	0.000	FF	CELL	860	CLKCTRL_G19	u8 altpll_component a
10	500060.096	1.397	FF	IC	1	LCCOMB_X27_Y15_N2	comb~1 dataa
11	500060.452	0.356	FR	CELL	1	LCCOMB_X27_Y15_N2	comb~1 combout
12	500061.829	1.377	RR	IC	1	CLKCTRL_G7	comb~1 clkctrl inclck[0]
13	500061.829	0.000	RR	CELL	45	CLKCTRL_G7	comb~1 clkctrl outclk
14	500062.839	1.010	RR	IC	1	FF_X37_Y18_N11	u7 read_fifo1 dcfifo_c
15	500063.358	0.519	RR	CELL	1	FF_X37_Y18_N11	Sdram_Control_4Port:

Data Required Path							
	Total	Incr	RF	Type	Fanout	Location	
1	500060.001	500060.001					latch edge time
2	500064.831	4.830					clock path
1	500060.001	0.000					source latency
2	500060.001	0.000			1	PIN_T10	GPIO_1[8]
3	500060.001	0.000	RR	IC	1	IOIBUF_X34_Y0_N15	GPIO_1[8]~input i
4	500060.480	0.479	RR	CELL	3	IOIBUF_X34_Y0_N15	GPIO_1[8]~input o
5	500061.934	1.454	RR	IC	1	LCCOMB_X27_Y15_N2	comb~1 datad
6	500062.059	0.125	RR	CELL	1	LCCOMB_X27_Y15_N2	comb~1 combout
7	500063.381	1.322	RR	IC	1	CLKCTRL_G7	comb~1 clkctrl inclck
8	500063.381	0.000	RR	CELL	45	CLKCTRL_G7	comb~1 clkctrl outc
9	500064.350	0.969	RR	IC	1	FF_X37_Y19_N7	u7 read_fifo1 dcfif
10	500064.831	0.481	RR	CELL	1	FF_X37_Y19_N7	Sdram_Control_4P

Почему и как не стоит мультиплексировать клоки



- **Вообще**, не стоит (по возможности) мультиплексировать тактовые сигналы: это добавляет лишний уровень сложности для разработчиков и движка среды разработки (в контексте **CDC**)

- Если всё же надо - не стоит мультиплексировать тактовые сигналы обычной, не специализированной **логикой**: это весьма тяжело корректно реализовать, а результирующая схема будет значительно сложнее


Мультиплексирование клоков

Как действовать, если всё-таки **нужно** переключать клоки?

- *Объявить, что клоки **взаимоисключающие**
Create the two clocks on the port
`create_clock -name clk_100 -period 10 [get_ports clkA]`
`create_clock -name clk_125 -period 8 [get_ports clkB] -add`
Set the two clocks as exclusive clocks
`set_clock_groups -exclusive -group {clk_100} -group {clk_125}`
- Включать в схему элементы контроля клоков, вызывая их при помощи IP Core в явном виде



Пример ALTCLKCTRL Altera



Пример BUFGCTRL Xilinx




Часть десятая


УЧЁТ АРХИТЕКТУРЫ ТАКТОВЫХ СИГНАЛОВ

Архитектура тактовых сигналов – базовые сведения


Clock Tree




- Классический вид клокового древа в ПЛИС
- Проблема на первый взгляд – clock skew.
- Ideal final result – достижение клоком всех триггеров одновременно




Архитектура тактовых сигналов – менее базовые сведения



Глобальные линии (Altera GCLK)




Региональные линии (Altera RCLK)



Периферийные линии (Altera PCLK)

Все три представлены в итоговой архитектуре м/сх



Архитектура тактовых сигналов – проблематика






Figure 2: Adding Routing in the UltraScale Architecture

Архитектура тактовых сигналов в Ultrascale

Previous Clocking Architecture




UltraScale Clocking Architecture




Central Clock Spine

Архитектура тактовых сигналов в Ultrascale

Previous Clocking Architecture




UltraScale Clocking Architecture




Архитектура тактовых сигналов в Ultrascale


Все блоковые регионы одинакового размера – 60 CLBs в высоту и при этом такой же геометрической ширины - The height of a CR is 60 CLBs, 24 DSP slices, and 12 block RAMs with a horizontal clock spine (HCS) at its center.




Блоковые регионы на Device view




Распределение блока - пример



Использование метрики - metrics



Включение метрики в вивадо



Окно метрики



The image shows the 'Metric Results' window in a design tool. The window title is 'Metric Results'. The window displays a table of LUT utilization data for clock regions. The table has the following columns: Name, Row, Column, I/O Banks, and LUT Util (%). The table contains the following data:

Name	Row	Column	I/O Banks	LUT Util (%)
X1Y4	4	1		9.242
X3Y4	4	3		4.792
X1Y3	3	1		1.275
X2Y4	4	2	68	0.602
X2Y3	3	2	67	0.046
X0Y3	3	0	47	0.017
X1Y2	2	1		0.017

Пример анализа загруженности ЛУТов по регионам


Архитектура тактовых сигналов в Ultrascale - Routing

Segmented Regions and Clock Routes





Суть – заложен потенциал для сегментации каждого блока, как в АСИКе!!

Архитектура тактовых сигналов в Ultrascale



Где располагаются буферы на Device view



Зум – батарея буферов


Инструментарий анализа – Clock Utilization Report

The screenshot displays the Vivado 2020.2 AR75943 interface. The 'Reports' menu is open, highlighting 'Report Clock Utilization...'. The main window shows the 'LUT Utilization per Clock Region' heatmap, which visualizes the distribution of LUTs across different clock regions. The 'Layers' panel on the right is expanded to show 'Device' resources, including 'Clock Regions'. The bottom panel displays the 'Global Clock Resources' table, which provides detailed information about the clock resources used in the design.

Global Id	Source Id	Driver Type/Pin	Constraint	Site	Clock Region	Root	Clock Delay Group	Load Clock Region	Clock Loads	Non-Clock Loads	Clock Period	Clock	Driver Pin
g0	src0	BUFGCE/O	None	BUFGCE_X0Y29	X0Y1	X2Y3		4	1846	0	10.000	clk_out1_pll_gen	i_clk_mng/i_clk_mng_pll_gen/inst/clkout1_buf/O
g1	src1	BUFGCE/O	None	BUFGCE_X1Y80	X2Y3	X1Y3		2	859	0	25.000	clk_out1_pll_adc	i_clk_mng/i_clk_mng_pll_adc/inst/clkout1_buf/O
g2	src2	BUFGCE/O	None	BUFGCE_X1Y72	X2Y3	X2Y3		2	411	2	8.333	hsadc_glbclk	i_adc_bpd_mng/i_adc_bpd_mng_jesd204/inst/i_shared_clk
g3	src3	BUFGCE/O	None	BUFGCE_X1Y84	X2Y3	X1Y3		2	217	0	8.333	clk_out2_pll_adc	i_clk_mng/i_clk_mng_pll_adc/inst/clkout2_buf/O


Clock Loads column represents the clock pin loads (pin count)
Non-Clock Loads column represents the non-clock pin loads (pin count)

Пример централизации Loads (логики) вокруг Clock Root



– каноничный пример
**Routed Device View of
a Routed Clock Network**

Пример централизации Loads (логики) вокруг Clock Root



– пример из
нашего проекта

Design Runs | Power | Metric Results | DRC | **Clock Utilization** | Methodology | Timing




Device Cell Placement

Global Id	Driver Type/Pin	Driver Region (D)	Clock	Period (ns)	Waveform (ns)	Root (R)	Slice Loads	IO Loads	Clocking Loads	GT Loads	Net
g0	BUFGCE/O	X0Y1	clk_out1_pll_gen	10.000	{0.000 5.000}	X2Y3	1844	0	0	2	i_clk_mng/i_clk_mng_pll_gen/inst/clk_out1
g1	BUFGCE/O	X2Y3	clk_out1_pll_adc	25.000	{0.000 12.500}	X1Y3	859	0	0	0	i_clk_mng/i_clk_mng_pll_adc/inst/clk_out1
g2	BUFGCE/O	X2Y3	hsadc_glbclk	8.333	{0.000 4.167}	X2Y3	402	0	1	2	i_adc_bpd_mng/i_adc_bpd_mng_jesd204/inst/i_shared_clocks/rx_core_clk_out

Slice Loads column represents load cell count of all cell types other than IO, GT and clock resources
IO Loads column represents load cell count of IO types
Clocking Loads column represents load cell count that are clock resources (global clock buffer, MMCM, PLL, etc)
GT Loads column represents load cell count of GT types

High fanout signals

- В предыдущих архитектурах размещение high fanout signals на глобальных ресурсах иногда было предпочтительнее и давало лучшие результаты. Для UltraScale devices, лучше этого не делать.



Report high fanout signals

The screenshot shows the Xilinx Vivado interface. The 'Reports' menu is open, and 'Report High Fanout Nets...' is highlighted with a red line. A red arrow points from this menu item to the 'High Fanout Nets' report table at the bottom of the screen. The table lists various nets with their fanout counts and driver types.

Net Name	Fanout	Driver Type	X0Y0	X0Y1	X0Y2	X0Y3	X0Y4	X1Y0	X1Y1	X1Y2	X1Y3	X1Y4	X2Y0	X2Y1
i_clk_mng/i_clk_mng_rst_sync_4/rst_out	857	FDPE	0	0	0	0	0	0	0	0	259	598	0	0
i_clk_mng/i_clk_mng_rst_ctrl/rst	603	FDPE	0	0	0	0	0	0	0	0	0	593	0	0
i_adc_bpd_mng/i_adc_bpd_mng_jesd204/inst/i_shared_clocks/rx_core_clk_out	413	BUFGCE	0	0	0	0	0	0	0	0	0	0	0	0
i_pwr_mng/i_clk_mng_rst_sync_2/rst_out	254	FDPE	0	0	0	0	0	0	0	0	0	217	0	0

Итеративный подход к оптимизации проекта

Тайминг фикс_проект 218_коса 160 МГц

Проблематика

Проект по умолчанию не лез в ПЛИС S5CEFA9F23I7 - 113% DSP и 101% ALM. После настройки Optimization technique - AREA Проект влез, но люто не проходил по времянке - slack в районе 10 нс в блоке CIC Filter. Это изначальные данные.

★ Итерация 1

Список изменений

- 1 Установил глоб. настройку Optimization technique - SPEED
- 2 Перевёл CIC настройку pipeline - 4; Decimator и Integrator - M10K
- 3 Оторвал reset_3 от FILTER_CASCADE

Результаты

Family: Cyclone V
Device: S5CEFA9F23I7
Timing Models: Final
Logic utilization (in ALMs): 94,737 / 113,560 (83%)
Total registers: 217790
Total pins: 205 / 224 (92%)
Total virtual pins: 0
Total block memory bits: 4,986,172 / 12,492,800 (40%)
Total DSP Blocks: 340 / 342 (99%)




Результат по ресурсам

№	Имя сигнала	Сигнал	Слэк	End Point THS
1	clk_81[0]	clk	0.000	0.000
2	clk_81[1]	clk	0.000	0.000
3	clk_81[2]	clk	0.000	0.000
4	clk_81[3]	clk	0.000	0.000
5	clk_81[4]	clk	0.000	0.000
6	clk_81[5]	clk	0.000	0.000
7	clk_81[6]	clk	0.000	0.000

Результат таймингов общий

Приложения

Diagram showing signal transitions for FILTER_CASCADE block. A red arrow points to a specific signal transition labeled '3'.



Xmind, Mindjet

Архитектура тактовых сигналов в Ultrascale – практические выводы

1. Системному архитектору для больших и быстрых проектов под Ultrascale всё больше важно мышление как у ASIC – инженера (понимание CDC, регионирования)
2. С учётом новых возможностей, ещё больше сокращается необходимость ручного влияния на трассировку путём выбора буферов, НО (!) возрастает возможность и важность регионирования для плотных проектов. Инструмент – Clock utilization Report
3. Для уменьшения джиттера (clock_uncertainty) можно использовать для деления клона BUFGCE_DIV вместо MMCM
4. *ADVANCED – не рекомендуется использовать Pblock для единственного (single) clock region.
5. *ADVANCED – при регионировании глобальных буферов вместо использования {LOCATION} property используем {CLOCK_REGION} property
6. *ADVANCED при анализе проблем с таймингами по setup используем другое эмпирическое правило проверьте, нет ли высокой задержки на пути передачи данных (high datapath delay) из-за :
 - Large cell delay (7 series > 25%, UltraScale devices > 50%)
 - Large net delay (7 series > 75%, UltraScale devices > 50%)

История с некой фирмой

1. У некой фирмы не получалось поднять стабильно интерфейс работы с АЦП высокоскоростной АЦП
2. Тайминги не проходили на 7-ом Kintex, и был осуществлён переход на Kintex Ultrascale
3. Результат – стало хуже







РАЗНОЕ

Способы использования аппаратных ресурсов ПЛИС в коде\проекте

Существует три основных варианта создания блоков кода:

GUI



Instantiate

```
1 SB_RAM256x16 ram256x16_inst (  
2   .RDATA(RDATA_c[15:0]),  
3   .RADDR(RADDR_c[7:0]),  
4   .RCLK(RCLK_c),  
5   .RCLKE(RCLKE_c),  
6   .RE(RE_c),  
7   .WADDR(WADDR_c[7:0]),  
8   .WCLK(WCLK_c),  
9   .WCLKE(WCLKE_c),  
10  .WDATA(WDATA_c[15:0]),  
11  .WE(WE_c),  
12  .MASK(MASK_c[15:0])  
13  );
```



Instantiate – создавать экземпляр , копию

Infer

```
1 module SRAM_Single_Port #(parameter WIDTH = 16,  
2                           parameter DEPTH = 256)  
3 (  
4   input          i_Clk,  
5   input          i_Wr_En,  
6   input [$clog2(DEPTH)-1:0] i_Addr,  
7   input [WIDTH-1:0] i_Wr_Data,  
8   output reg [WIDTH-1:0] o_Rd_Data,  
9 );  
10  
11 reg [WIDTH-1:0] r_Mem [DEPTH-1:0];  
12  
13 always @(posedge i_Clk)  
14 begin  
15     if (i_Wr_En)  
16         r_Mem[i_Addr] = i_Wr_Data;  
17 end  
18  
19 assign o_Rd_Data = r_Mem[i_Addr];  
20  
21 endmodule // SRAM_Single_Port
```



Infer – подразумевать, делать вывод, выводить


Способы использования аппаратных ресурсов ПЛИС в коде\проекте

Примеры – используем UG974 для Ultrascale

CARRY8

Primitive: Fast Carry Logic with Look Ahead

PRIMITIVE_GROUP: CLB
 PRIMITIVE_SUBGROUP: CARRY
 Families: UltraScale, UltraScale+




Design Entry Method

Instantiation	Yes
Inference	Recommended
IP and IP Integrator Catalog	Yes

FIFO18E2

Primitive: 18Kb FIFO (First-In-First-Out) Block RAM Memory

PRIMITIVE_GROUP: BLOCKRAM
 PRIMITIVE_SUBGROUP: FIFO
 Families: UltraScale, UltraScale+




Design Entry Method

Instantiation	Yes
Inference	No
IP and IP Integrator Catalog	Recommended

MMCME3_BASE

Primitive: Base Mixed Mode Clock Manager (MMCM)

PRIMITIVE_GROUP: CLOCK
 PRIMITIVE_SUBGROUP: PLL
 Families: UltraScale, UltraScale+



Design Entry Method

Instantiation	Yes
Inference	No
IP and IP Integrator Catalog	Recommended

Архитектурные/системные решения на примере памяти

- **RAM / ROM** – рекомендуемый метод описания – **inference**. Используем шаблоны. Но есть возможность и использования IP-каталога и прямого Instantiation
- Отдельная важная **возможность** AMD (Xilinx) Parameterizable Macros (**XPMs**)

Некая **промежуточная** возможность **между inference** и **instantiation**. К преимуществам относят **быстрое моделирование** и **портативность** между семействами Xilinx. К недостаткам – **ограничение параметров** XPM. Фактически, XPMs – встроенные возможности создания блоков методом inference с использованием шаблонов, которые нельзя изменять.






Figure 84: Single-Bit CDC Decision Tree





X17900-101016

Архитектурные/системные решения на примере памяти

- **Элементы памяти – RAM могут быть имплементированы, как и в 7 семействе, в блочной памяти или в **распределённой** (внутри логических элементов) – LUTRAM**
- **Примерное правило – память глубиной менее 64 бит реализуется в LUTRAM, более 256 – Block RAM**
- **Массивы памяти нельзя ресетить. Только **выходной** регистр RAM. При этом ресет только **синхронный!** И сброс только в 0!**



В случае проблем с таймингами блоков RAM рекомендуется использовать Pipeline registers на выходах, и иногда и на входах



```
architecture rtl of top_clb is
    -- DRAM
    attribute RAM_STYLE : string;
    constant RAM_BIT : natural := 2 ** ram_user_addr'length;
    type RAM_TYPE is array (0 to RAM_BIT - 1) of std_logic;
    signal ram_user_data : RAM_TYPE := (others => '0');
    attribute RAM_STYLE of ram_user_data : signal is "DISTRIBUTED";
begin
    process (clk)
    begin
        if (rising_edge(clk)) then
            if (ram_user_we = '1') then
                ram_user_data(to_integer(unsigned(ram_user_addr))) <= ram_user_in;
            end if;
        end if;
    end process;
    ram_user_out <= ram_user_data(to_integer(unsigned(ram_user_addr)));
    -->>>> OR <<<<<<<--
    RAM64X1S_1_inst : RAM64X1S_1
    generic map (
        INIT => X"0000000000000000")
    port map (
        O => O, -- 1-bit data output
        A0 => A0, -- Address[0] input bit
        A1 => A1, -- Address[1] input bit
        A2 => A2, -- Address[2] input bit
        A3 => A3, -- Address[3] input bit
        A4 => A4, -- Address[4] input bit
        A5 => A5, -- Address[5] input bit
        D => D, -- 1-bit data input
        WCLK => WCLK, -- Write clock input
        WE => WE -- Write enable input
    );
end;
```

```
1 localparam WIDTH = 8;
2 localparam DEPTH = 64;
3 (* ram_style = "distributed" *) reg [WIDTH-1:0] mem [0:DEPTH-1];
4 always @(posedge clk) begin
5     if (wen)
6         mem[waddr] <= wdata;
7     end
8     assign rdata = mem[raddr];
```

Архитектурные/системные решения – DSP блоки - байка

- По DSP-блокам – регистры DSP48E2 в UltraScale содержат только ресеты.
- Не описывайте событие установки (Set) для регистров вокруг умножителей, сумматоров, счётчиков и другой логики, которая может быть имплементирована в виде DSP- блока.
- DSP-блоки используют signed арифметику
- Xilinx советует описывать HDL с использованием signed переменных!
- Утверждается, что использование unsigned из-за необходимости конверсии менее эффективно.

Результаты до и после использования атрибута (* use_dsp = "yes" *)



Схема без DSP-блоков




Схема с DSP-блоками

Атрибут использован для всего модуля, однако может быть применён для конкретного сигнала (VHDL) или регистра (Verilog), пример использования тут : <https://www.xilinx.com/support/answers/54357.html>

Сспас
иба!






Проекты

Разработка
оптоэлектронных приборов
в [НИЦ Световодной фотоники](#).


Презентация:



Магистратура

Инженерия цифровых систем
в институте "Высшая инженерно-
техническая школа"

Программа:



Курсы ДПО

Курсы по направлениям:
[Xilinx](#), [IntelFPGA](#), [Altium](#),
[STMicroelectronics](#)

Сайт:





День открытых дверей
в [НИЦ Световодной фотоники](#) университета ИТМО

6 июня в 16.00



Генеральный партнёр конференции FPGA-Systems 2024.1



Первая современная отечественная САПР,
реализующая сквозной цикл проектирования печатных плат



www.aremex.ru

Где найти FPGA / RTL / Verification комьюнити?

FPGA-Systems.ru

Сайт комьюнити

[FPGA-Systems Magazine \(FSM\)](#)

Первый журнал о программируемой логике

[@fpgasystems](#)

Телеграм чат

admin@fpga-systems.ru

Электронная почта

Youtube.com/c/fpgasystems

Youtube канал

