

VII КОНФЕРЕНЦИЯ FPGA/RTL/Verification  
FPGA-Systems 2024.2



Работаем с HDMI на ПЛИС

Гребенников Алексей  
AMGrebennikov@list.ru

# Область применения HDMI


Устройства передачи несжатой аудио/видео информации

- Компьютеры
- Мониторы
- Видеопроекторы
- Цифровое ТВ




# Структура кадра

- Кадр состоит из видимой и невидимой частей
- В невидимой части может передаваться дополнительная информация
- Все размеры кадров определены в VESA DMT (Display Monitor Timing)



# Временные характеристика кадра

- HSync, VSync могут быть положительной или отрицательной полярности
- Все длины импульсов и полярности определены с точностью до такта в VESA DMT
- Форматов очень много!!!



# Оценка пропускной способности

**Кадр 640x480 @ 60Гц**


**8 пикселей на цвет**

- Полный размер кадра – 800x525
- Пиксельная частота – 25,2 МГц
- Скорость передачи – 605 Мб/сек
- Частота TMDS – 252 МГц
- ODDR не обязателен


**Кадр 1280x720 @ 60Гц**

**8 пикселей на цвет**


- Полный размер кадра – 1650x750
- Пиксельная частота – 74,25 МГц
- Скорость передачи – 1,8 Гб/сек
- Частота TMDS – 742,5 МГц
- Выход с ПЛИС ODDR – 371,25МГц



# Структура HDMI



# Организация канала HDMI




# Варианты кодирования

Period	Data Transmitted	Encoding Type
Video Data	Video Pixels	Video Data Coding (8 bits converted to 10 bits)
	(Guard Band)	(Fixed 10 bit pattern)
Data Island	Packet Data - Audio Samples - InfoFrames  HSYNC, VSYNC	TERC4 Coding (4 bits converted to 10 bits)
	(Guard Band)	(Fixed 10 bit pattern)
Control	Control - Preamble - HSYNC, VSYNC	Control Period Coding (2 bits converted to 10 bits)



# Реализация HDMI Tx (1)



# Реализация HDMI Tx (Verilog)

## Координаты

```
always @(posedge pixclk) CounterX <= (CounterX==1649) ? 0 : CounterX+1;
always @(posedge pixclk) if(CounterX==1649) CounterY <= (CounterY==749) ? 0 : CounterY+1;
```

## Синхронизация

```
always @(posedge pixclk) DrawArea <= (CounterX<1280) && (CounterY<720);
always @(posedge pixclk) hSync <= (CounterX>=1390) && (CounterX<1430);
always @(posedge pixclk) vSync <= (CounterY>=725) && (CounterY<730);
```

## Картинка


```
wire [7:0] W = {8{CounterX[7:0]==CounterY[7:0]}};
wire [7:0] A = {8{CounterX[7:5]==3'h2 && CounterY[7:5]==3'h2}};

always @(posedge pixclk) red <= ({CounterX[5:0] & {6{CounterY[4:3]==~CounterX[4:3]}}, 2'b00} | W) & ~A;
always @(posedge pixclk) green <= (CounterX[7:0] & {8{CounterY[6]}} | W) & ~A;
always @(posedge pixclk) blue <= CounterY[7:0] | W | A;
```

## Кодирование 8b/10b (TMDS)

```
wire [9:0] TMDS_red, TMDS_green, TMDS_blue;
tmds_encoder encode_R(.clk(pixclk), .VD(red), .CD(2'b00), .VDE(DrawArea), .TMDS(TMDS_red));
tmds_encoder encode_G(.clk(pixclk), .VD(green), .CD(2'b00), .VDE(DrawArea), .TMDS(TMDS_green));
tmds_encoder encode_B(.clk(pixclk), .VD(blue), .CD({vSync,hSync}), .VDE(DrawArea), .TMDS(TMDS_blue));
```

# Реализация HDMI Tx (2)



# HDMI Rx

- Ответы на запросы по DDC
- Поддержка HPD
- Прием сырых данных
- Декодирование DVI, HDMI
  
- Возможно без использования трансиверов
- Для высокого разрешения трансиверы необходимы



# Проверка HDMI Rx

- Использование модуля HDMI Tx как эталона
- Прием данных от источника (компьютера), прием HDMI Rx, передача, отображение модулем HDMI Tx



# DDC/EDID

## DDC

- Канал I2C для обмена информацией с монитором
- EDID (A0h/A1h)
- DisplayID (A4h/A5h)
- DisplayPort (80h/81h)
- HDCP (74h/75h)

## EDID

- Таблица параметров монитора
- Может содержать несколько



# Согласование по DDC

**УСПЕХОМ ЯВЛЯЕТСЯ  
ВКЛЮЧЕНИЕ ВИДЕО**

**УСПЕХ ЗАВИСИТ ОТ ЖЕЛЕЗА И ПО**

Запросы EDID


Запросы DISPLAY ID

Запросы Display Port


**Запросы HDCP**

Другие запросы ?

**ВОЗМОЖНО НЕКОРРЕКТНОЕ  
ПОВЕДЕНИЕ**



# Реализация HDMI Rx





# Фрагмент кадра HDMI

