




RISC-V ИЛИ FPGA? ДАЙТЕ ДВА!




В этом письме собрали обзорные и научные материалы, которые помогут погрузиться в темы разработки современных микропроцессоров, в том числе на открытой архитектуре.

Если понравились тексты о RISC-V и FPGA, приходите на митапы YADRO. В конце письма найдете приглашение на ближайшие встречи и анонсы мероприятий до конца года.



Quake 2 на нашем RISC-V, или как мы поднимали старый Radeon на FPGA

Статья [Александра Разинкова](#), ведущего инженера-программиста группы разработки операционных систем — материал для профи. Александр рассказал, как запустил Quake 2 на RISC-V-кластере с двумя ядрами российского производства. В этом ему помог видеоадаптер Radeon 4350, выпущенный в 2008 году.



Разработка микросхем: знакомство со специальностями и инструментами

Если только начинаете изучать FPGA и открытую архитектуру RISC-V, прочитайте материал [Николая Тернового](#), инженера по разработке аппаратного обеспечения и амбассадора RISC-V International. Эта заметка поможет узнать про аппаратную разработку в первом приближении: познакомит с ключевыми специальностями, инструментами, которые используют hardware-инженеры, и компаниями, в которых они работают



Опыт автоматизации управления FPGA-стендами для распределенной команды

[Игорь Большевиков](#), инженер по системному программированию систем на кристалле, рассказал, как автоматизировать процессы, за которые обычно отвечают люди. Вы узнаете о решениях для удаленной загрузки плат, бронирования аппаратных ресурсов и технической поддержки пользователей из распределенной команды. Материал подойдет для тех, кто знаком с FPGA-разработкой на практике.



Как мы протестировали оптимизацию OpenBLAS под RISC-V

Эта статья инженера-программиста [Андрея Соколова](#) — для продвинутых читателей. Он рассказал, как одна R&D-команда YADRO тестировала OpenBLAS — известную open source-библиотеку, первую в мире из HPC-сегмента, портированную и оптимизированную на открытую архитектуру RISC-V.

А тех, кто хочет послушать о RISC-V и FPGA в живую, приглашаем на митапы.

FPGA-Systems 2024.02

Где: Санкт-Петербург, «Петроконгресс» и онлайн.

Что в программе:

- Выставочная зона для офлайн-участников.
- Разработка современных ASIC и SoC от лица физического дизайнера.
- Как FPGA применяется в научной среде.
- РуUVM для верификации по ПЛИС: гайд для чайников.
- Практическое применение Simtera — отечественного симулятора и синтезатора ПЛИС.

ИДУ НА МИТАП

RISC-V x YADRO

Где: Нижний Новгород, Кремль, корпус б и онлайн.

Что в программе:

- Цикловые оптимизация и масштабируемая векторизация в RISC-V.
- Оптимизация библиотеки Catboost для использования векторных расширений RISC-V.
- Текущее состояние и перспективы аппаратных средств мониторинга и анализа производительности в RISC-V.

ИДУ НА МИТАП

Следите за анонсами в [Telegram-канале «Истовый инженер»](#) или на [Хабре](#), чтобы не пропустить регистрацию на будущие мероприятия. В ноябре встречаемся на FPGA-Systems в Москве. В декабре — на заключительном в этом году митапе по RISC-V в Санкт-Петербурге.

Мы всегда в поиске новых тем и авторов. Если у вас есть идеи для контента или вы хотите стать экспертом «Истового инженера», пишите нам: engineer@yadro.com.



Отписаться от рассылки