В этом выпуске мы возвращаемся на уровень разработки аппаратного обеспечения. В гостях у «Битовых масок» — Алексей Ковалов, руководитель группы модульной верификации в YADRO, который в прошлом успел поработать как в стартапе, так и в глобальной корпорации. Он расскажет, как устроен процесс верификации аппаратуры, а также какие языки и методологии в нем применяют.
Верификация аппаратных блоков. UVM. Рынок труда в hardware
Верификация аппаратных блоков. UVM. Рынок труда в hardware
Где послушать:
Как инженеры принимают решение о том, что конкретный блок верифицирован? Нужно ли тестировать тестовое окружение? Какие особенности есть у языка SystemVerilog и можно ли писать TestBench на C++ или Python? Что такое «токсичные» интерфейсы? Является ли UVM серебряной пулей? Как выглядит рынок труда в hardware-разработке и как его особенности влияют на подходы к работе? Обсудим эти и другие связанные с верификацией вопросы в десятом эпизоде «Битовых масок».
Подписывайтесь на Telegram-канал подкаста и узнавайте первыми о новых выпусках и интересных тематических материалах!
Смотрите выпуски подкаста и на нашем Rutube-канале.
Смотрите выпуски подкаста и на нашем Rutube-канале.
- 00:00:00 — Тизер
- 00:00:46 — Вступление. Представление Алексея
- 00:01:55 — Как Алексей попал в верификацию
- 00:08:33 — Как часто выходят новые стандарты SystemVerilog
- 00:11:22 — В чем заключается верификация аппаратуры, ее виды и подходы
- 00:25:29 — Особенности работы в командах с legacy-кодом
- 00:29:16 — Как должен работать верификатор и какие задачи у верификаторов
- 00:33:25 — Нужно ли писать тесты на сам TestBench
- 00:35:10 — Помощь от верификаторов для воспроизведения и фикса багов
- 00:39:55 — Особенности и магические сущности несинтезируемой части языка SystemVerilog
- 00:50:07 — Может ли верификатор верифицировать любые аппаратные блоки
- 00:51:15 — «Токсичные» интерфейсы (CHI)
- 00:54:19 — Верификация на VHDL
- 00:56:08 — UVM
- 01:01:49 — Проблемы с готовыми VIP от различных вендоров
- 01:07:23 — Проблемы UVM
- 01:10:56 — Уникальные вещи в SystemVerilog
- 01:16:11 — Верификация на С++
- 01:17:54 — Верификация на Python, cocotb
- 01:27:37 — Верификация на Chisel
- 01:29:47 — Особенности рынка труда в hardware-разработке
- 01:41:12 — Как проходят собеседования и их недостатки
- 01:58:15 — Заключение
Будь первым, кто оставит комментарий