О чем трек

Проектирование топологии — процесс преобразования электрической или логической схемы в послойное геометрическое представление компонентов (транзисторов, диодов, резисторов) и связей между ними в многослойной структуре интегральной схемы. Это один из основных этапов разработки интегральных схем, который включает в себя задачи компоновки, размещения и трассировки элементов. От качества решения этих задач зависят итоговые характеристики микросхемы. Использование современных программ автоматизированного проектирования позволяет ускорить процесс разработки и верификации топологии, что существенно снижает число ошибок.

Разработанную топологию необходимо проверить на нарушения технологических правил (DRC), соответствие исходной электрической схеме (LVS) и корректность электрических подключений (ERC). Процесс проектирования завершается процедурой экстракции или извлечения «паразитных» элементов (сопротивлений, емкостей) из разработанной топологии и моделированием итоговой схемы.

Задачи трека

• Разработать электрические схемы и топологию необходимых логических элементов, используя учебный комплект для проектирования (PDK);
• Провести проверки на соответствие технологическим нормам проектирования и соответствие электрической схемы и топологии;
• Выполнить экстракцию паразитных элементов из разработанной топологии;
• Провести моделирование разработанной схемы с учётом паразитных элементов и получить наилучший результат по быстродействию (максимальная частота) в различных рабочих условиях и занимаемой площади на кристалле.

Опыт и навыки

Трек рассчитан на участников без опыта в топологическом проектировании.

О чем трек

В основе большинства современных цифровых микросхем лежат логические схемы с двоичной логикой работы, включающие комбинационную логику и элементы памяти (триггеры, регистры). Они создаются с использованием языков описания аппаратуры (HDL): чаще — Verilog и, чуть реже, VHDL, которые оперируют двоичными данными. Программы логического синтеза переводят HDL-описание в схему соединения вентилей и триггеров — RTL-описание (Register Transfer Level). Самые распространенные современные цифровые чипы создаются как раз на основе такого HDL-описания.

Задачи трека

• Участникам предстоит внести вклад в улучшение характеристик процессора с архитектурой RISC-V, повысив производительность предоставленного организаторами конвейерного процессора с архитектурой RV32IMC. Каким путем ее повышать участники решают сами.
• Необходимо модифицировать микроархитектуру процессора путем добавления новых команд (умножения/деления), увеличения количества стадий, добавлением предсказания переходов, исполнением нескольких одновременно, оптимизацией декодера инструкций и других блоков.
• Результаты оцениваются путем анализа STA процессора и запуском теста CoreMark. Оценивается максимальная производительность по характеристикам тактовой частоты и величины CoreMark/МHz. Тест CoreMark — общепринятый тест для оценки производительности встраиваемых процессоров, таких как Cortex-M3 или RISC-V.

Кроме процессора, участникам доступно окружение для тестирования и оценки производительности.

Опыт и навыки

Достаточно иметь знания по RTL-проектированию начального уровня и ознакомиться с литературой из списка ниже:

• «Цифровая схемотехника и архитектура компьютера», Дэвид и Сара Харрис
• «Архитектура компьютера и проектирование компьютерных систем», Дэвид Паттерсон

О чем трек

Это новый трек для инженеров в области аппаратной разработки, которые уже имеют опыт проектирования процессоров. Однако, мы также приглашаем студентов магистратуры и специалитета (5−6 курс), которые прошли обучение в этой области и имеют базовые знания в RTL.

На треках RTL и RTL PRO участникам будут предложены одинаковые задания. Однако от участников PRO трека мы ожидаем решений, реализованных с большей технической глубиной и на более продвинутом уровне.