FPGA-Systems 2024.1 Санкт-Петербург
Чкаловская
О Событии
Обсудим аспекты безопасности в рамках систем на кристалле, тестирование верификационных компонентов, фреймворк PyUVM и его использование для верификации цифровых дизайнов ASIC и FPGA, разработку трансиверов и многое другое. В ходе всего мероприятия на площадке будет работать стенд с программно-аппаратными комплексами, над которыми работают инженеры YADRO, а участники смогут пообщаться с представителями компании.
Программа
Вступительное слово и новости мира FPGA
Зададут тон конференции Михаил Коробков и Андрей Куян. Они поделятся актуальным состоянием российского мира микроэлектроники, главными новостями FPGA-сообщества и интро об организаторах и партнерах этого года. Вы узнаете больше о компании-организаторе, программно-аппаратных комплексах, которые создает YADRO, их важности для цифровизации разных секторов экономики страны, а также роли и задачах инженеров в этих процессах.
Разработка портативного DDC/DUC радиолюбительского КВ/УКВ-трансивера
Кто такие радиолюбители и чем они интересуются в XXI веке? Зачем им SDR и FPGA? Может ли радиолюбитель не заниматься FPGA профессионально, но разработать КВ-трансивер своей мечты? На эти и другие вопросы Олег Белоусов ответит в докладе. Тема будет интересна начинающим FPGA-инженерам и embedded-программистам, работающим с SoC на FPGA.
Метод формирования стратегии верификации
Верификация и валидация — важная часть работы над микропроцессорами. В ходе работы мы с командой поняли, что фокусируемся на деталях — например, метриках — и не видим общую картину, в то время как приближается срок сдачи проекта. Тогда мы решили изменить подход: сначала планируем «широкими мазками», а потом уточняем детали. В докладе рассмотрим, как мы научились верифицировать риски и строить матрицу, а также оценивать связь рисков с другими модулями. В результате команда лучше понимает, на чем стоит сфокусироваться, а где можно выполнить «гигиенический минимум».
Топ-10 ошибок FPGA-шников: байки, кейсы, занимательные истории.
Часть 2
Иван продолжает делиться занимательными историями из опыта работы с FPGA. Он расскажет, как мультициклами спасали тайминги, почему ПЛИС — плохой источник тактового сигнала, и визуализирует ошибки восприятия непроходящих временных ограничений. Впервые в таком формате Иван выступил на конференции FPGA-Systems 2023.2 в Санкт-Петербурге.
доверенная загрузка ОС
Существует много способов организовать программную атаку на смартфоны, планшеты, компьютеры и прочую электронную технику. Инженеры разрабатывают методы обеспечения безопасности таких устройств на различных этапах работы. Начальный этап — процесс загрузки операционной системы.
Мы рассмотрим метод организации защиты с момента подачи питания на СнК до загрузки операционной системы. Ознакомимся с принципами в основе метода и определим требования к аппаратной реализации подсистемы. Узнаем, какое отношение к вопросу имеет определение «корень доверия» (root-of-trust). Убедимся, что процесс загрузки устройства может быть безопасным.
Топ-10 ошибок FPGA-шников: байки, кейсы, занимательные истории.
Часть 3
Описание уточняется
Обзор фреймворка PyUVM
Python становится все более популярным языком для решения задач верификации цифровых дизайнов ASIC и FPGA. Под эти задачи разработали фреймворки cocotb и PyUVM, которые добавляют в язык функционал для верификации. Они позволяют использовать Python в узкоспециализированной сфере и компенсировать кадровый голод. В докладе рассмотрим, как применять PyUVM в реальных задачах верификации, и сравним его с классическим подходом SV-UVM.
Как разработать библиотеку верификационных компонентов и сохранить рассудок
Для верификации RTL-модулей необходимо качественное тестовое окружение, которое эмулирует логику вокруг тестируемого модуля. В докладе рассмотрим один из способов сформировать библиотеку верификационных компонентов и убедимся в корректности их работы с помощью библиотеки SVUnit. Доклад будет интересен верификаторам и RTL-инженерам, которые периодически пишут тестовые окружения.