FPGA-Systems 2024.1 Санкт-Петербург

info
date
25 мая 2024
time
11:00, сбор гостей с 10:30

О Событии

25 мая в Санкт-Петербурге и онлайн пройдет традиционная конференция для FPGA‑разработчиков FPGA‑Systems.

Обсудим аспекты безопасности в рамках систем на кристалле, тестирование верификационных компонентов, фреймворк PyUVM и его использование для верификации цифровых дизайнов ASIC и FPGA, разработку трансиверов и многое другое.

Программа

11:00
session
topic

Вступительное слово и новости мира FPGA

program

Зададут тон конференции Михаил Коробков и Андрей Куян. Они поделятся актуальным состоянием российского мира микроэлектроники, главными новостями FPGA-сообщества и интро об организаторах и партнерах этого года.

Михаил Коробков
Михаил Коробков
вождь FPGA-Systems
Андрей Куян
Андрей Куян
руководитель группы разработки системного ПО в YADRO
11:15
session
topic

Разработка портативного DDC/DUC радиолюбительского КВ/УКВ-трансивера

program

Кто такие радиолюбители и чем они интересуются в XXI веке? Зачем им SDR и FPGA? Может ли радиолюбитель не заниматься FPGA профессионально, но разработать КВ-трансивер своей мечты? На эти и другие вопросы Олег Белоусов ответит в докладе. Тема будет интересна начинающим FPGA-инженерам и embedded-программистам, работающим с SoC на FPGA.

Олег Белоусов
Олег Белоусов
FPGA-инженер и embedded программист проекта
12:00
session
topic

Метод формирования стратегии верификации

program

Верификация и валидация — важная часть работы над микропроцессорами. В ходе работы мы с командой поняли, что фокусируемся на деталях — например, метриках — и не видим общую картину, в то время как приближается срок сдачи проекта. Тогда мы решили изменить подход: сначала планируем «широкими мазками», а потом уточняем детали. В докладе рассмотрим, как мы научились верифицировать риски и строить матрицу, а также оценивать связь рисков с другими модулями. В результате команда лучше понимает, на чем стоит сфокусироваться, а где можно выполнить «гигиенический минимум».

Максим Мороз
Максим Мороз
руководитель отдела системного программирования СнК в YADRO
12:30
session
topic

Топ-10 ошибок FPGA-шников: байки, кейсы, занимательные истории.
Часть 2

program

Иван продолжает делиться занимательными историями из опыта работы с FPGA. Он расскажет, как мультициклами спасали тайминги, почему ПЛИС — плохой источник тактового сигнала, и визуализирует ошибки восприятия непроходящих временных ограничений. Впервые в таком формате Иван выступил на конференции FPGA-Systems 2023.2 в Санкт-Петербурге.

Иван ДЕйнека
Иван ДЕйнека
доцент Университета ИТМО, заведующий лабораторией Университета ИТМО, преподаватель ДПО
14:00
session
topic

доверенная загрузка ОС

program

Существует много способов организовать программную атаку на смартфоны, планшеты, компьютеры и прочую электронную технику. Инженеры разрабатывают методы обеспечения безопасности таких устройств на различных этапах работы. Начальный этап — процесс загрузки операционной системы.

Мы рассмотрим метод организации защиты с момента подачи питания на СнК до загрузки операционной системы. Ознакомимся с принципами в основе метода и определим требования к аппаратной реализации подсистемы. Узнаем, какое отношение к вопросу имеет определение «корень доверия» (root-of-trust). Убедимся, что процесс загрузки устройства может быть безопасным.

Антон Чуварин
Антон Чуварин
старший инженер по разработке СнК
14:40
session
topic

Топ-10 ошибок FPGA-шников: байки, кейсы, занимательные истории.
Часть 3

program

Описание уточняется

Иван ДЕйнека
Иван ДЕйнека
доцент Университета ИТМО, заведующий лабораторией Университета ИТМО, преподаватель ДПО
15:20
session
topic

Обзор фреймворка PyUVM

program

Python становится все более популярным языком для решения задач верификации цифровых дизайнов ASIC и FPGA. Под эти задачи разработали фреймворки cocotb и PyUVM, которые добавляют в язык функционал для верификации. Они позволяют использовать Python в узкоспециализированной сфере и компенсировать кадровый голод. В докладе рассмотрим, как применять PyUVM в реальных задачах верификации, и сравним его с классическим подходом SV-UVM.

Егор Ковалёв
Егор Ковалёв
инженер по разработке СнК в дивизионе разработки полупроводниковых продуктов в YADRO
16:00
session
topic

Как разработать библиотеку верификационных компонентов и сохранить рассудок

program

Для верификации RTL-модулей необходимо качественное тестовое окружение, которое эмулирует логику вокруг тестируемого модуля. В докладе рассмотрим один из способов сформировать библиотеку верификационных компонентов и убедимся в корректности их работы с помощью библиотеки SVUnit. Доклад будет интересен верификаторам и RTL-инженерам, которые периодически пишут тестовые окружения.

Андрей Кущенко
Андрей Кущенко
руководитель группы верификации в YADRO

Запишитесь на митап

Как добраться

Ориентир — желтое 7-этажное здание с кирпичными углами. От Чкаловской пешком налево по ул. Большая Зеленина.
На перекрестке с Лодейнопольской улицей направо. Две пары больших деревянных дверей. Проходите в любые.

FAQ

Мероприятие бесплатное?

Да, все так. Наслаждайтесь интересными докладами, общением и угощениями в перерывах!

Будет ли трансляция и онлайн-участие?

Да. Чтобы получить ссылку на трансляцию, нужно зарегистрироваться как онлайн-участник.

Будет ли запись митапа?

Да, мы выложим ролики на YouTube-канале «Истовый инженер». Подпишись, чтобы не пропустить.

Организаторы

Партнеры